Detta är en Zen 4 Core vs. Zen 3 hur

Detta är en Zen 4 Core vs. Zen 3 hur

Lite i taget lär vi oss tekniska detaljer om vad Zen 4 som arkitektur kan ge oss. Specifikt har vi redan en mycket mer exakt uppdelning än vi hade vid tidpunkten för IPC-siffrorna som AMD visade, och samtidigt har vi också brutit ner layouten för enheter inom en Zen 4 vs. Zen-kärna. 3 Finns det många förändringar inuti chipet? Hur påverkar dessa förändringar Zen Core 4 för med hans prestanda? Vi vet inte så mycket, men det vi har sett får oss verkligen att tänka efter.

AMD:s presentation lämnade en figur som fastnade i allas sinne: +13 % KPIså för att förstå det nya arrangemanget av varje kärna när den en gång passerat genom svepelektronmikroskopet, är det viktigt att förstå vad siffrorna motsvarar senare inuti kislet.

En ganska ojämn KPI-ökning och framför allt väldigt elastisk

Med elastisk menar vi påverkan på prestanda. Siffrorna är inte alls långt ifrån de som vi gav grovt och med ett bra öga, men nu är de helt korrekta, så vi går med dem i första hand med vetskapen om att de är skalade från 13% i första hand, och inom detta, 100 % av den siffran:

  • Front End -> 5,182 % eller 39,86 % av totalt 13 % av KPI.
  • Ladda/Lagra -> 3,067 % eller 23,59 %.
  • Branch Prediction -> 2,673 % eller 20,56 % av förbättringen av KPI.
  • Utförandemotorer -> 1,035 % eller 7,96 % av totalen.
  • L2 -> 1,053 % eller 8,10 % av IPC:s totala vinst.

Vad är intressant här som vi inte vet? I princip och förutom en överraskning kommer ökningen av L2-cachen med cirka 1 och 8% att innebära att i syntetiska únidad central de procesamiento-benchmarks ger prestanda inte mycket fart, så fram till nu och i det här fallet är det en justeringsåtgärd för att lindra latensen och inte minska prestandan med tanke på språnget i Front End.

Men vad som inte har visats eller sagt är att dessa 1 053% av totalen är en av AMD:s fantastiska satsningar för spel och det är viktigt av de skäl som vi kommer att se nedan.

Zen 4, smalare och längre kärnor som konditionerar arkitekturen

Vi utgår från basen av TSMC N5-noden för att veta, enligt företaget självt, att den logiska densiteten ökade över 80 %men istället är SRAM-området ett problem (och det kommer att vara tills övergången till GAA), eftersom endast en har skalats 35 %. De sämsta uppgifterna kommer från det analoga området, med endast en ökning av det från tjugo%.

Med dessa data i handen, låt oss se den överlägsna jämförelsen mellan Zen 4 och Zen 3 till en kärna. Det mest slående är att den allmänna strukturen bibehålls. Nu har vi en längre och mindre bred tärning, vilket främst beror på ökningen av L2-cachen.

När vi bryter ner tärningen i de tre huvudblocken, vad vi ser är att uCode ROM och FPU-sektionen är nästan identisk i storlek trots att de har enheterna dedikerade till AVX-512. Den hårda och centrala kärnan minskar dess totala dimensioner med 55,96 % till 46,88 % med små modifieringar av arkitekturen som vi nu kommer att diskutera, medan slutligen CPL agregado L2 De går från 19,95% till en spektakulär 27,91 %.

Detta representerar en ökning med nästan en tredjedel jämfört med Zen 3 och förutsätter logiskt sett en enorm areakostnad trots att TSMC minskar storleken med 35 %. Detta, som i princip kan vara försumbart för prestanda, är avgörande för spelandet, eftersom L2 till stor del är kopplat till prestanda i Zen 4, eftersom utgång till delad L3 undviks, och därför minskar latensen, mindre ström förbrukas och det finns ett bättre prestanda/watt-förhållande.

Med detta ökas FPS och tiden till minne minskas också genom att ha färre åtkomster till systemets RAM. Mer data att bearbeta. Ops ökar avsevärt och tack vare 20% minskning av noden placeras de med en något större yta än de hade i Zen 3.

Mycket mer fysiskt utrymme ägnas åt L1I och arean för Decode and Integrar Exe reduceras, allt trots att en del av prestationen och ökningen av KPI kommer därifrån. Å sin vih är L1D reducerad avsevärt, så optimeringarna i data kommer att bli riktigt intressanta att se.

Slutligen har utförandeenheterna sammanfogats till två stora block, L2 är nu mer rektangulär och drar fördel av formdesignen och The Tags+State är nu en stor grupp som delas med L2, vilket minskar avståndet och följaktligen latensen. Föga överraskande har CPL varit en stor del av detta och ökar i storlek för att kompensera för vinsterna.

Första data från AIDA64 i DDR5-minne med Ryzen 7000

När det gäller prestanda och latens, utöver de MB/s som uppnås med ddr5 och ökningen av kärnornas frekvens, resultatet i den första termen som vi har kunnat se är 64,5 ns med DDR5-6000 till 40-40-40-76 CR2.

Det är inte spektakulärt, men det innebär en mycket intressant förbättring mellan BMI och minne, en förhandstitt på vad som kommer med L1, L2 och L3 för dess latens. Det kan förväntas att detta kommer att vara mindre än i Zen 3, eftersom Zen 4 Cores, även om de bibehåller sin layout som arkitektur, nu har vissa enheter närmare de andra och det kommer att ha en inverkan inte bara i bättre effektivitetmen i en mycket kortare åtkomsttid vilket bör återspeglas i de första testerna för dessa parametrar.

Vi får vänta tills vi har dem framför oss för att kunna se dem, men i minnet kan vi redan se en prestanda som är ganska lik DDR4-minnen som inte är särskilt täta, och det här är bara början…

Vi hoppas att du gillade vår artikel Detta är en Zen 4 Core vs. Zen 3 hur
och allt som har med saker att göra inom teknikvärlden, mobiltelefoner och den tekniska världen.

Detta är en Zen 4 Core vs. Zen 3 hur Detta är en Zen 4 Core vs. Zen 3 hur Detta är en Zen 4 Core vs. Zen 3 hur

Intressanta saker att veta innebörden: APP

Här lämnar vi också ämnen relaterade till:Teknologi

De 10 bästa apparna för a...
.